555定时器是一种模拟和数字作用相结合的中规模集成器件,所以发一博来做个随记好了

555定时器是United StatesSignetics集团1974年研制的用于代替机械式定时器的中规模集成电路,因输入端设计有多个5kΩ的电阻而得名。此电路后来竟风靡世界。近日,流行的制品要紧有五个:BJT三个:555,556(含有多个555);CMOS多少个:7555,7556(含有八个7555)。


电子学》
强烈推荐看,没有过多答辩,可是有不乏先例精辟的分析和经文的电路,在模电方面,可以从那本书起步,基础很重点,而且那本书的电子版很难找!

做数字IC工程师可不恐怕只在SportageTL级打转,电路级很多知识也要控制。可是因为文化相比零散,所以发一博来做个随记好了。

555定时器是一种模拟和数字成效相结合的中规模集成器件。一般用双极型(TTL)工艺制作的称为
555,用 互补金属氧化物(CMOS )工艺制作的号称
7555,除单定时器外,还有相应的双定时器 556/7556。555
定时器的电源电压范围宽,可在 4.5V~16V 工作,7555 可在 3~18V
工作,输出驱动电流约为 200mA,由此其出口可与 TTL、CMOS
恐怕模拟电路电平包容。

图片 1

 

对于触发过数字电路或许模拟电路的人来说,555芯片相对算的上是经典的。凭借着其低价的财力和保障的质量,广泛的被使用到各样电器上,包涵仪器仪表、家用电器、电动玩具、自动控制。

本书是俄亥俄州立高校的经文教材,自出版以来已被译成八种语言版本

上拉电阻

 上拉电阻与下拉电阻用在什么样场馆?
   
答:用在数字电路中,存在高低电平的场馆。

    上拉电阻与下拉电阻怎么接线?
   
上拉电阻:电阻一端接VCC,一端接逻辑电平接入引脚(如单片机引脚)
    下拉电阻:电阻一端接GND,一端接逻辑电平接入引脚(如单片机引脚)
   

图片 2

   
如上图,Rubicon13和Enclave14,一端接到了3.3V,一端通过J17连接受单片机引脚,那三个电阻就是上拉电阻。
   

图片 3

   
如上图,PRADO18的一端连接到了GND,一端连接到了单片机的引脚(只不过是串了贰个电阻后连连到了单片机引脚)。所以这些就是下拉电阻。
    上拉电阻和下拉电阻有何用?
    升高使得能力
   
例如,用单片机输出高电平,但出于一连电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻状态反而,让单片机引脚输出低电平,结果由于持续电路影响输出的低电平达不到GND,所以接个下拉电阻。
    在单片机引脚电平不定的时候,让后边有一个安定的电平:
   
例如地点接下拉电阻的情况下,在单片机刚上电的时候,电平是不定的,还有就是倘使您总是的单片机在上电今后,单片机引脚是输入引脚而不是出口引脚,那这时候的单片机电平也是不定的,奥德赛18的功用就是一旦前方的单片机引脚电平不定的话,强制让电平保持在低电平。
   
再如此解释一下吧,尽管IE_DATA那些地点,不总是其余引脚,那么由于PAJERO18的下拉成效,IE_DATA就是低电平,所以三极管就不会导通。

 

其它一种特别简明的接头方法:

CPU期待pin脚的输入是0 or
1.可是一旦pin脚连到的是三个堵塞开关,那么pin脚的电压意况是0 or
open。至于这几个open状态,设备运转时CPU读到的是啥很只怕飘忽不定。
由此给pin脚到过不去开关之间对接贰个很大的电阻,电阻另一端接电源。那时,当短路开关短路时,pin脚读到的是0,当open时,电阻就变成了通路,pin脚读到的是1.

如上来自youtube https://www.youtube.com/watch?v=uiPHWszWOGw,里面讲得很好,上边是搬运的几张图:
图片 4——————————————————
图片 5————————————————————
图片 6

下拉电阻类推

 

事实上还有一种,是考虑到MOS管的特征,因为MOS管的明白都不是很成功,所以权且不粘进来。

老大例子中,上拉电阻一种拔取办法是在晶体管输出端再并上1个上拉电阻,这样可以起到腾达集电极的电压的作用。即压实输入级的高电平输入电压。

下拉电阻对于前级来说,属于拉电流负载,对前级晶体管的扫尾态有震慑。

 

相似说的是I/O端口,有的可以安装,有的不能够安装,有的是放到,有的是要求外接,I/O端口的出口接近于八个三极管的C,当C接通过一个电阻和电源连接在联合的时候,该电阻成为上拉电阻(奥迪Q5s),相当于说,该端口不荒谬时为高电平;C通过二个电阻和地连接在一块的时候,该电阻称为下拉电阻(奥德赛sr)。

图片 7

 

合法证实中,对于上拉电阻的效能是如此讲的:

壹 、当TTL电路驱动CMOS电路时,如若电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V),
那时就需求在TTL的输出端接上拉电阻,以狠抓出口高电平的值。

二 、OC门电路必须利用上拉电阻,以加强出口的高电平值。

三 、为狠抓输出引脚的驱动能力,有的单片机管脚上也常利用上拉电阻。

四 、在CMOS芯片上,为了防范静电造成破坏,不用的管脚无法悬空,一般接上拉电阻以减低输入阻抗,
提供泄荷通路。

伍 、芯片的管脚加上拉电阻来进步出口电平,从而坚实芯片输入信号的噪声容限,增强抗苦恼能力。

陆 、提升总线的抗电磁困扰能力,管脚悬空就相比较简单接受外界的电磁苦恼。

⑦ 、长线传输中电阻不匹配不难引起反射波困扰,加上、下拉电阻是电阻匹配,有效的抑制反射波烦扰。

 

一种精简的理解格局:

上拉电阻是用来缓解总线驱动能力欠缺时提供电流的题材的。一般说法是上拉增大电流,下拉电阻是用来收取电流。

 

555定时器.png

本书通过强调电子电路系统设计者所需的实用方法,即对电路的基本原理、经验准则以及大气实用电路设计技巧的周详统计,侧重切磋了电子学及其电路的统筹原理与利用。它不只含有了电子学平时讨论的总体知识点,还补充了有关数字电子学中的大量较新应用及安排方面的要领内容。对高频放大器、射频通讯调制电路设计、低耗电设计、带宽压缩以及信号的测量与处理等主要电路设计以及电子电路制作工艺设计方面的难题也做了通俗易懂的演讲。本书包含丰硕的电子电路分析规划实例和大气图纸资料,内容完善且讲演透彻,是一本世界范围内公认的电子学电路分析、设计及其应用的精彩教材

PMOS,NMOS,CMOS

 图片 8

MOS管包括PMOS,NMOS

CMOS是补充金属氧化物半导体,是由PMOS和NMOS互补共同构成的MOS集成电路

图片 9

出于两管栅极工作电压极性相反,故将两管栅极相连作为输入端,两个漏极相连作为输出端,如图1(a)所示,则两管正好互为负载,处于互补工作情形。

当输入低电平(Vi=Vss)时,PMOS管导通,NMOS管得了,输出高电平,如图1(b)所示。

当输入高电平(Vi=VDD)时,PMOS管得了,NMOS管导通,输出为低电平,如图1(c)所示。

两管如单刀双掷开关一样交替工作,构成反相器(互补工作情景)

 

而与非门和或非门还有非门则是由CMOS来协会的。详见《数字设计原理与实践》P62

 

它其中包涵多个电压相比器,多个等值串联电阻,二个 MuranoS 触发器,3个放电管
T 及功率输出级。

 书籍目录 

CMOS和TTL

其重点引脚的效益如下:

第①章 电子学基础

一:TTL

TTL集成电路的首要型式为晶体管-晶体管逻辑门(Transistor-Transistor
Logic
 gate),TTL采用5V电源。

  1. 输出高电平Uoh和出口低电平Uol 
         Uoh≥2.4V,   Uol≤0.4V 
         在室温下,一般输出高电平为3.5V
  2. 出口高电平Uih和出口低电平Uil 
         Uih≥2.0V,    Uol≤0.8V
  3. 噪声容限0.4V 
          噪声容限计算:噪声容限=min{高电平噪声容限,低电平噪声容限} 
          高电平噪声容限=最小输出高电平电压-最小输入高电平电压 
          低电平噪声容限=最大输入低电平电压-最大出口低电平电压
  • TCR-VIG:低触发端

  • CVOLT:为控制电压端。若此端外接电压,则可转移内部五个相比较器的基准电压,当该端不用时,应将该端串入贰只0.01μF电容接地,防止引入烦扰。

  • THCR-V:高触发端。

  • DISC:放电端。该端与放电管集电极相连,用做定时器时电容的放电。

  • VCC:外接电源VCC,双极型时基电路VCC的限制是4.5 ~
    16V,CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。

1.1 概述

二: CMOS

CMOS电路是电压控制器件,输入电阻极大,对于困扰信号十分灵活,由此不要的输入端不应开路,接到地依旧电源上。CMOS电路的助益是噪声容限较宽,静态功耗很小。CMOS接纳5~15V电源,
别的, 只有 五千 连串的 CMOS 器件可以干活在15V电源下, 74HC, 74HCT
等都只好工作在 5V电源下, 今后早就有工作在 3V和 2.5V电源下的 CMOS
逻辑电路芯片了.

  1. 出口高电平Uoh和出口低电平Uol 
         Uoh≈VCC,       Uol≈GND
  2. 出口高电平Uih和出口低电平Uil 
         Uih≥0.7VCC,   Uol≤0.2VCC   (VCC为电源电压,GND为地)

从地点可以看来: 
在同样5V电源电压情况下,COMS电路可以一贯驱动TTL,因为CMOS的输出高电平VCC=5V大于2.0V,输出低电平GND=0V小于0.8V;而TTL电路则无法直接驱动CMOS电路,TTL的出口高电平为超越2.4V,如若落在2.4V~3.5V之间,则CMOS电路就不可以检测到高电平,低电平小于0.4V满意必要,所以在TTL电路驱动COMS电路时亟待添加拉电阻。若是出现不相同电压电源的景观,也足以经过地点的方法开展判定

555可工作在三种方式下:

1.2 电压、电流与电阻

三:TTL和COMS电路比较:

  1. TTL电路是电流控制器件,而CMOS电路是电压控制器件

  2. TTL电路的进程快,传输延迟时间短(5-10ns),不过耗能大。COMS电路的快逐渐,传输延迟时间长(25-50ns),但耗电低。COMS电路自身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,那是例行情状。

  3. COMS电路的运用注意事项 
    1)
    COMS电路时电压控制器件,它的输入总抗很大,对苦恼信号的捕捉能力很强。所以,不用的管脚不要悬空,要接上拉电阻可能下拉电阻,给它一个定位的电平。 
    2)
    输入端接低内阻的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的电流限制在1mA以内。 
    3) 当接长信号传输线时,在COMS电路端接匹配电阻。 
    4)
    当输入端接大电容时,应该在输入端和电容间接爱惜电阻。电阻值为Tiguan=V0/1mA.V0是外面电容上的电压。 
    5) COMS的输入电流当先1mA,就有恐怕烧坏COMS。

  4. TTL门电路中输入端负载特性(输入端带电阻特殊情况的拍卖): 
    1)悬空时约等于输入端接高电平。因为此时可以看做是输入端接二个无穷大的电阻。 
    2)在门电路输入端串联10K电阻后再输入低电平,输入端出显示的是高电平而不是低电平。因为由TTL门电路的输入端负载脾性可见,唯有在输入端接的串联电阻小于910欧
    时,它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就直接呈现高电平。这几个肯定要小心。COMS门电路就毫无考虑这个了。
  1. 单稳态方式

1.2.1 电压与电流

四:OC门与OD门

  1. OC(Open Collector)门,即集电极开路门电路(Open
    Collector),OD(Open
    Drain)门,即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用。

  2. TTL电路有集电极开路OC门,MOS管也有和集电极对应的漏极开路的OD门,它的出口就叫做开漏输出。OC门在得了时有漏电流输出,这就是漏电流,为何有漏电流呢?那是因为当三极管得了的时候,它的基极电流也就是0,然而并不是的确的为0,经过三极管的集电极的电流也就不是真正的
    0,而是约0。而那几个就是漏电流。

  3. 开漏输出:OC门的输出就是开漏输出;OD门的出口也是开漏输出。它可以采纳很大的电流,但是不能够向外输出的电流。所以,为了能输入和输出电流,它利用的时候要跟电源和上拉电阻一齐用。OD门一般作为出口缓冲/驱动器、电平转换器以及满意吸收大负载电流的急需。

  4. 怎么引入OC门? 
    实际上利用中,有时须要八个或多少个以上与非门的输出端连接在平等条导线上,将那个与非门上的数码(状态电平)用相同条导线输送出去。因而,需求一种新的与非门电路–OC门来兑现“线与逻辑”。

在此格局下,555效应为单次触发。应用范围包含定时器,脉冲丢失检测,反弹跳开关,轻触开关,分频器,电容测量,脉冲宽度调制(PWM)等

1.2.2 电压与电流之间的涉及:电阻

五:有关逻辑电平的一些概念

要精通逻辑电平的内容,首先要掌握以下几个概念的意思:

  1. 输入高电平(Vih):保障逻辑门的输入为高电平日所允许的矮小输入高电平,当输入电平高于Vih时,则以为输入电平为高电平。
  2. 输入低电平(Vil):保障逻辑门的输入为低电平常所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。
  3. 出口高电平(Voh):保障逻辑门的输出为高电平日的出口电平的很小值,逻辑门的出口为高电日常的电平值都必须当先此Voh。
  4. 输出低电平(Vol):保障逻辑门的出口为低电日常的输出电平的最大值,逻辑门的输出为低电平常的电平值都不能不低于此Vol。
  5. 阀值电平(Vt):数字电路芯片都设有三个阈值电平,就是电路刚刚勉强能扭转动作时的电平。它是四个界于Vil、Vih之间的电压值,对于CMOS电路的阈值电平,基本上是3/6的电源电压值,但要保险安居的输
    出,则必须求求输入高电平> Vih,输入低电平

对于一般的逻辑电平,以上参数的涉嫌如下:Voh > Vih > Vt > Vil
> Vol

 

  1. 无稳态格局

1.2.3 分压器

在此情势下,555以振荡器的章程工作。这一工作情势下的555芯片常被用来频闪灯、脉冲发生器、逻辑电路时钟、音调暴发器、脉冲地方调制(PPM)等电路中。借使应用热敏电阻作为定时电阻,555可整合温度传感器,其出口信号的功效由温度控制

1.2.4 电压源和电流源

  1. 双稳态形式

1.2.5 戴维南等效电路

在DIS引脚空置且不外接电容的动静下,555的工作方式接近于3个帕杰罗S触发器,可用来构成锁存开关

1.2.6 小信号电阻

555可达成的效率紧要有三种:

1.3 信号

  1. 单稳态触发器(用于定时延时整形及部分定时开关中)

  2. 多谐振荡器(组成信号发生电路)

  3. Schmidt触发器(用于TTL系统的接口,整形电路或脉冲鉴幅)

1.3.1 正弦信号

经过简单的电路设计。大家能做出生活中普遍的接纳电器。

1.3.2 信号幅度与分贝

下边罗列多少个大规模的采取电路:

1.3.3 其余信号

  • 警报器

1.3.4 逻辑电平

警报器.png

1.3.5 信号源

  • 五金探测器

1.4 电容与互换电路

五金探测器.png

1.4.1 电容

  • 555放手电路

1.4.2 EvoqueC电路:随时间变化的V与I

555放大电路.png

1.4.3 微分器

  • 定时炸弹

1.4.4 积分器

定时炸弹.png

1.5 电感与变压器

除非你意料之外的,没有做不到的,尽管有趣味就入手做一下吗,当然那亟需自然的效仿电路基础,在那就不多熬述了。

1.5.1 电感

1.5.2 变压器

1.6 阻抗与电抗

1.6.1 电抗电路的频率分析

1.6.2 RC滤波器

1.6.3 相位矢量图

1.6.4 “极点”与每二倍频的分贝数

1.6.5 谐振电路与有源滤波器

1.6.6 电容的其余使用

1.6.7 大卫南定律推广

1.7 二极管与二极管电路

1.7.1 二极管

1.7.2 整流

1.7.3 电源滤波

1.7.4 电源的整流器结构

1.7.5 稳压器

1.7.6 二极管的电路应用

1.7.7 感性负载与二极管珍贵

1.8 其余无源元件

1.8.1 机电器件

1.8.2 突显部分

1.8.3 可变元器件

1.9 补充题

第2章 晶体管

2.1 概述

2.1.1 第三种晶体管模型:电流放大器

2.2 二种为主的结晶管电路

2.2.1 晶体管开关

2.2.2 射极跟随器

2.2.3 射极跟随器作为稳压器

2.2.4 射极跟随器偏置

2.2.5 晶体管电流源

2.2.6 共射放大器

2.2.7 单位增益的反相器

2.2.8 跨导

2.3 用于着力晶体管电路的Ebers-Moll模型

2.3.1 创新的结晶管模型:跨导放大器

2.3.2 对射极跟随器的重新审视

2.3.3 对共射放大器的再一次审视

2.3.4 共射放大器的偏置

2.3.5 镜像电流源

2.4 三种放大器组成框图

□ 2.4.1 推挽输出级

2.4.2 达Linton连接

□ 2.4.3 自举电路

2.4.4 差分放大器

2.4.5 电容与密勒效应

2.4.6 场效应晶体管

2.5 一些优异的结晶管电路

2.5.1 稳压源

2.5.2 温度控制器

2.5.3 带晶体管与二极管的简要逻辑电路

2.6 电路示例

2.6.1 电路集锦

2.6.2 不客观电路

2.7 补充题

第2章 场效应管

3.1 概述

3.1.1 FET的特性

3.1.2 FET的种类

3.1.3 FET的周边天性

3.1.4 FET漏极天性

3.1.5 FET本性参数的造作偏差

3.2 基本FET电路

3.2.1 JFET电流源

3.2.2 FET放大器

3.2.3 源极跟随器

3.2.4 FET栅极电流

3.2.5 FET用做可变电阻

3.3 FET开关

3.3.1 FET模拟开关

3.3.2 场效应管开关的局限性

3.3.3 一些场效应管模拟开关举例

3.3.4 MOSFET逻辑和电源开关

3.3.5 MOSFET使用注意事项

3.4 电路示例

3.4.1 电路集锦

3.4.2 不制造电路

第⑤章 反馈和运算放大器

4.1 概述

4.1.1 反馈

4.1.2 运算放大器

4.1.3 黄金规则

4.2 基本运算放大器电路

4.2.1 反相放大器

4.2.2 同相放大器

4.2.3 跟随器

4.2.4 电流源

4.2.5 运算放大器电路的中坚注意事项

4.3 运算放大器常用实例

4.3.1 线性电路

4.3.2 非线性电路

4.4 运算放大器特性详细分析

4.4.1 偏离理想运算放大器性情

4.4.2 运算放大器限制对电路天性的影响

4.4.3 低功率和可编程运算放大器

4.5 详细分析精选的运算放大器电路

4.5.1 对数放大器

4.5.2 有源峰值检波器

4.5.3 抽样和维系

□ 4.5.4 有源箝位器

□ 4.5.5 相对值电路

4.5.6 积分器

□ 4.5.7 微分器

4.6 单反源供电的运算放大器

□ 4.6.1 单反源沟通放大器的偏置

□ 4.6.2 微单源运算放大器

4.7 相比较器和Schmidt触发器

4.7.1 比较器

4.7.2 Schmidt触发器

4.8 有限增益放大器的反映

4.8.1 增益公式

4.8.2 反馈对推广电路的影响

□ 4.8.3 晶体管反馈放大器的七个例证

4.9 一些典型的演算放大器电路

4.9.1 通用的实验室放大器

4.9.2 压控振荡器

□ 4.9.3 带RON补偿的JFET线性开关

□ 4.9.4 TTL过零检测器

□ 4.9.5 负载电流感应电路

4.10 反馈放大器的频率补偿

4.10.1 增益和相移与成效的涉嫌

4.10.2 放大器的互补格局

□ 4.10.3 反馈互连网的频率响应

4.11 电路示例

4.11.1 电路集锦

4.11.2 不创造电路

4.12 补充题

第肆章 有源滤波器和振荡器

5.1 有源滤波器

5.1.1 途睿欧C滤波器的频率响应

5.1.2 LC滤波器的精美质量

5.1.3 有源滤波器:一般描述

5.1.4 滤波器的显要质量目的

5.1.5 滤波器类型

5.2 有源滤波器电路

5.2.1 VCVS电路

5.2.2 使用简化表格设计VCVS滤波器

5.2.3 状态可变的滤波器

□ 5.2.4 双T型陷波滤波器

5.2.5 回转滤波器的达成

5.2.6 开关电容滤波器

5.3 振荡器

5.3.1 振荡器介绍

5.3.2 阻尼振荡器

5.3.3 经典定时芯片:555

5.3.4 压控振荡器

5.3.5 正交振荡器

□ 5.3.6 文氏电桥和LC振荡器

□ 5.3.7 LC振荡器

5.3.8 石英晶体振荡器

5.4 电路示例

5.4.1 电路集锦

5.5 补充题

第五章 稳压器和电源电路

6.1 采取独立稳压芯片723的核心稳压电路

6.1.1 723稳压器

6.1.2 正电压稳压器

6.1.3 大电流稳压器

6.2 散热和功率设计

6.2.1 功率晶体管及其散热

6.2.2 反馈限流爱惜

6.2.3 杠杆式过压爱护

□ 6.2.4 大电流功率器件电源电路设计的越来越讨论

□ 6.2.5 可编程电源

□ 6.2.6 电源电路实例

6.2.7 其余稳压芯片

6.3 未稳压电源

6.3.1 交换器件

6.3.2 变压器

6.3.3 直流器件

6.4 基准电压

□ 6.4.1 齐纳管

□ 6.4.2 能带隙基准源

6.5 3端和4端稳压器

6.5.1 3端稳压器

6.5.2 3端可调稳压芯片

6.5.3 3端稳压器注意事项

6.5.4 开关稳压器和直流-直流转换器

6.6 专用电源电路

□ 6.6.1 高压稳压电路

□ 6.6.2 低噪音、低漂移电源

□ 6.6.3 微功耗稳压器

6.6.4 飞快电容(电荷泵)电压转换器

6.6.5 恒流源

6.6.6 商用供电模块

6.7 电路示例

6.7.1 电路集锦

6.7.2 不客观电路

6.8 补充题

第⑩章 精密电路和低噪音技术

7.1 精密运算放大器设计技术

7.1.1 精度与动态范围的关系

7.1.2 误差预算

7.1.3 电路示例:带自行调零的小巧放大器

7.1.4 精密设计的误差预算

7.1.5 元器件误差

7.1.6 放大器的输入误差

7.1.7 放大器输出误差

7.1.8 自动调零(斩波器稳定)放大器

7.2 差分和仪器用放大器

7.2.1 差分放大器

7.2.2 标准3运算放大器仪器用放大器

7.3 放大器噪声

7.3.1 噪声的来自和花色

7.3.2 信噪比和噪声全面

7.3.3 晶体管放大器的电压和电流噪声

□ 7.3.4 晶体管的低噪音设计

7.3.5 场效应管噪声

7.3.6 低噪音晶体管的选定

□ 7.3.7 差分和上报放大器的噪音

7.4 噪声测量和噪声源

□ 7.4.1 无需噪声源的测量

□ 7.4.2 有噪声源的测量

□ 7.4.3 噪声和信号源

□ 7.4.4 带宽限制和电压均方根值的测量

7.4.5 混合噪声

7.5 苦恼:屏蔽和接地

7.5.1 干扰

7.5.2 信号接地

□ 7.5.3 仪器之间的接地

7.6 电路示例

7.6.1 电路集锦

7.7 补充题

第⑧章 数字电子学

8.1 基本逻辑概念

8.1.1 数字与模拟

8.1.2 逻辑状态

8.1.3 数码

8.1.4 门和真值表

□ 8.1.5 门的分立电路

8.1.6 门电路举例

8.1.7 有效电平逻辑表示法

8.2 TTL 和CMOS

8.2.1 一般门的归类

8.2.2 IC门电路

8.2.3 TTL和CMOS特性

8.2.4 三态门和集电极开路器件

8.3 组合逻辑

8.3.1 逻辑等式

8.3.2 最小化和卡诺图

8.3.3 用IC完成的咬合功效

8.3.4 任意真值表的已毕

8.4 时序逻辑

8.4.1 存储器件:触发器

8.4.2 带时钟的触发器

8.4.3 存储器和门的咬合:时序逻辑

8.4.4 同步器

8.5 单稳态触发器

8.5.1 三次触发天性

8.5.2 单稳态电路举例

8.5.3 有关单稳态触发器的注意事项

8.5.4 计数器的定时

8.6 利用集成电路达成的时序效能

8.6.1 锁存器和寄存器

8.6.2 计数器

8.6.3 移位寄存器

8.6.4 时序PAL

8.6.5 种种时序作用

8.7 一些博学强记的数字电路

8.7.1 模n计数器:时间的事例

8.7.2 多用LED数字呈现

□ 8.7.3 恒星望远镜驱动

□ 8.7.4 n脉冲爆发器

8.8 逻辑难点

8.8.1 直流难点

8.8.2 开关难点

8.8.3 TTL和CMOS的原状缺陷

8.9 电路示例

8.9.1 电路集锦

8.9.2 不客观电路

8.10 补充题

第柒章 数字与模拟

9.1 CMOS和TTL逻辑电路

□ 9.1.1 数字逻辑电路家种类的进步历史

9.1.2 输入和输出天性

9.1.3 逻辑层层之间的接口

9.1.4 驱动CMOS和TTL输入端

9.1.5 用相比较器和运算放大器驱动数字逻辑电路

9.1.6 关于逻辑输入的一部分表明

9.1.7 比较器

(下拉可查看全部目录)

今昔小编已经把汉简准备好了,你们只要求下下下下下下下下下……….下载下来看就可以了,超详细!!!

下载链接:https://pan.baidu.com/s/1E0u0YNir98ec7-qgUC3bcw
密码:w9bh

更多材料可关切群众号:OFweek电子工程(ofweekee)

相关文章